Top

Bitte beachten Sie, wir sind vom 06.05. bis zum 21.05. im Urlaub! In dieser Zeit können wir Ihre Bestellung nicht bearbeiten!
Please note, we will be closed from 05/06 to 05/21 for vacations. During this time we can`t process your order!
XC2C128-7VQ100C
Vorheriges
Nächstes
Produkt 24 von 42
Dieses Produkt haben wir am Mittwoch, den 14. August 2013 in unseren Katalog aufgenommen.

XC2C128-7VQ100C

Artikelnummer 12970
Hersteller Xilinx
Lagerbestand: 360
Ident-Code XC2C1287VQ100C
Date Code 04+
VPE 90
Verpackung Tray
Bauform VQFP-100
RoHs-konform nein
Preis zzgl. MwSt.:
Ihre gewünschte Anzahl1+90+ 180+ 360+ 
Preise pro Stück7.50 EUR7.30 EUR7.00 EUR6.50 EUR
Sie sparen- 3%7%13%
Ihre gewünschte Anzahl:

 

Bewertungen
CoolRunner-II CPLD

• Optimized for 1.8V systems
- As fast as 5.7 ns pin-to-pin delays
- As low as 13 ?A quiescent current
• Industry’s best 0.18 micron CMOS CPLD
- Optimized architecture for effective logic synthesis
- Multi-voltage I/O operation — 1.5V to 3.3V
• Advanced system features
- Fastest in system programming
· 1.8V ISP using IEEE 1532 (JTAG) interface
- IEEE1149.1 JTAG Boundary Scan Test
- Optional Schmitt-trigger input (per pin)
- Unsurpassed low power management
· DataGATE enable (DGE) signal control
- Two separate I/O banks
- RealDigital 100% CMOS product term generation
- Flexible clocking modes
· Optional DualEDGE triggered registers
· Clock divider (divide by 2,4,6,8,10,12,14,16)
· CoolCLOCK
- Global signal options with macrocell control
· Multiple global clocks with phase selection per macrocell
· Multiple global output enables
· Global set/reset
- Advanced design security


Datenblatt: XC2C128.pdf